(19)日本国特許庁 (JP)

· (12) 公開特許公報 (A)

(11)特許出職公開番号

特開平7-240651

(43)公開日 平成7年(1995)9月12日


(51) lmt.CL.* H03H H01F 2		識別記		庁内整理番号 8321-5 J	FI					技術表示	體別
H01G									•		
				8123-5P.	H01F	15/ 00			D		٠
				9174-5E	1101G	4/ 40		321	A		
···					等直請求	未請求	請求	項の数1	OL	(全 4	H)
(21) 出駅番号		特副平6-28128			(71)出版人	000006264					
						三菱マテリアル株式会社					
22) 出資日		平成6年(1994) 2月25日			ĺ	東京都	F it 田	区大手可	1丁目	5番1号	
					(72)発明者	丹田 ●					
						埼玉県秋父郎横瀬町大字横瀬2270番地 三 要マテリアル株式会社セラミックス研究所					
					(74) (8) (8)	内					
					(74)代理人	лат		LE39	U124	5 /	
					-						
		•									

(54)【発明の名称】 パイ形フィルタ

(57) [要約]

【目的】本発明は、電子機器のノイズ対策等に用いられるパイ形フィルタに関し、実装密度を向上させる。

【構成】回路基板30の表面30Aと裏面30Bの対応 する位置に、フェライトチップピーズ200と、コンデ ンサ業子が2業下内集されたチップコンデンサ100を 配置してスルーホール34a, 34bで互いに接続し た。



【特許請求の範囲】

【蘭求項1】 回路基板と、

前配回路基板の一面に搭載された、複数のコンデンサ素 子を内重してなるチップコンデンサと、

前記回路基板の他面に搭載された、鉄回路基板のスルー ホールを介して前記チップコンデンサと接続され前記複 数のコンデンサ素子と共にパイ形フィルタ回路を形成し てなるインダクタを内蔵したフェライトチップピーズと を備えたことを特徴とするパイ形フィルタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子機器のノイズ対策 等に用いられるパイ形フィルタに関する。

[0002]

【従来の技術】従来、電子機器の高周波ノイズ対策用と してコンデンサ、フェライトピーズ、T形EMIフィル 夕等の電子部品が販売されているが、パイ (π) 形のR MIフィルタは販売されていない。これはパイ形EMI フィルタの需要がないという理由ではなく、コンデンサ を構成する誘電体とフェライトピーズを構成する磁性体 20 れにより内部電極5, 6 a, 6 bが形成される。これら を被層して同時に焼成すると鰐電体と磁性体との収縮率 の相違によりクラックが発生してしまう等、製造上の図 **発性やコスト等の理由によるものである。このため、従** 来パイ形ノイズフィルタが必要な場合は、基板に2個の コンデンサと1個のフェライトピーズを配置してそれに より構成されるパイ形フィルタを使用していた。

[0003]

【発明が解決しようとする課題】このため、上記のよう に基板上に2個のコンデンサと1組のフェライトピーズ を配置してパイ形フィルタを構成するのでは基板実装密 30 5,6a,6bが輸出した部分にAgを主成分とした導 度を上げられないという問題を抱えていた。本発明は、 上記事情に解み、実装密度を向上させたパイ形フィルタ を提案することを目的とする。

[0004]

【觀慮を解決するための手段】上記目的を達成する本発 **唠のパイ**形フィルタは、

- (1) 國路基板
- (2) その回路基板の一面に搭載された、複数のコンデ ンサ素子を内立してなるチップコンデンサ
- (3) その回路基板の他面に搭載された、回路基板のス 40 ルーホールを介してチップコンデンサと接続され上配復 数のコンデンサネ子と共にパイ形フィルタ回路を形成し てなるインダクタを内蔵したフェライトチップピーズ を備えたことを特徴とする。

[0005]

【作用】本発明のパイ形フィルタは、上記のように回路 基板を挟んだ一方に複数のコンデンサネ子を内蔵するチ ップコンデンサを配置し、他方にフェライトチップピー ズを配置してバイ形フィルタを構成したため、コンデン サ1個分の実装密度を上げることができ、また回路基板 50 をドクタープレード法により印刷、乾燥し、これにより

の両因を使うことで小さくまとまったパイ形フィルタが 構成される。

[0006]

【実施例】以下、本発明の実施例について説明する。 図 1は、2つのコンデンサ素子が内蔵されたチップコンデ ンサの各グリーンシートを示した図、図2はその外類斜 祖図、図3はその等価回路図である。ここでは図示の4 枚のグリーンシート1~4が用意される。それらのグリ ーンシート1~4はポリエステルのペースシートに詩電 10 体スラリーをドクタープレード法により印刷し乾燥する ことにより形成される。ここで用いた誘電体材料は、P bO, La: O; , ZrO; , TlO; を包式混合し、 1150℃で2時間焼成後還式ミルで粉砕した平均粒径 0. 1 μmの粉体であり、Pbo. se Lao. 12 Z ro. 7 T 1e.: Oe.eeの組成を有するものである。

[0007] それら4枚のグリーンシート1~4のう ち、グリーンシート2、3には、誘電体を印刷乾燥した 後、さらに、それぞれ図示の形状となるように、幕電性 ペーストをドクタープレード法により印刷、乾燥し、こ の内部電響5、68、66のうち時電体を挟む内部電極 5. 6 a のペア、内部電極5. 6 b のペアにより、それ ぞれ、図3に示す等価回路中のコンデンサ素子10.1 1が構成される。

【0008】以上のようにして形成された4枚のグリー ンシート1~4が互いに被雇され、熱圧着により一体化 された後、1300℃で1時間焼成され、焼給体が得ら れる。その統結体をパレル研磨してその統結体の領菌か 5内部電極5, 6 a, 6 bを露出させ、それら内部電極 電性ペーストを敬布し、これにより、図2に示すように 内部電極6a, 6bとそれぞれ接続された電極7,8お よび内部電視5と接続された電視9a,9bを形成す る。これにより、コンデンサ素子が2素子内重された図 2に示す意状のチップコンデンサが完成する。

【0009】図4は、フェライトチップピーズの各グリ ーンシートを示した図、図5はその外観斜視図、図6は、 その等価回路図である。ここでは図示の3枚のグリーン シート21~23が用意される。それらのグリーンシー ト21~23はポリエステルのペースシートに磁性体ス ラリーをドクタープレード法により印刷し乾燥すること により形成される。ここで用いた磁性体材料は、NI O. ZnO, CuO, Fe: O: を観式組合し、100 0℃2時間焼成後、温式ミルで粉砕した平均粒径0.1 μmの粉体であり、N 1e.1e Z ne.22 C ue.ee F ce.se Ot. upの組成を有するものである。

【0010】それら4枚のグリーンシート21~23の うち、グリーンシート22には、磁性体を印刷、乾燥し た後、さらに図示の形状となるように、導電性ペースト 3

内部電板24が形成される。この内部電板24はその周 囲が磁性体で囲まれ、図6に等価回路とに示すインダク 夕茶子27を構成する。

【0011】以上のようにして形成された3枚のグリー ンシート21~23が互いに積層され、熱圧着により一 体化された後、870℃2時間焼成され、焼結体が得ら れる。その焼結体をパレル研磨してその焼結体の倒面か ら内部電極24を露出させ、内部電極24が露出した部 分にAgを主成分とした導電性ペーストを全布し、これ により、図5に示すように、内部電極5と接続された電 10 実装密度の高いパイ形フィルタが構成される。 極25、26を形成する。これにより、インダクタ素子 が内蔵された図5に示す形状のフェライトチップピーズ が完成する。

【0012】図7~図9は、回路基板上にチップコンデ ンサ100とフェライトチッップピーズを配賃した状態 を示す、それぞれ、平面図、側面図、裏面図である。回 路基板30の表面30Aには図示の形状の信号用導体パ ターン31a, 31bが形成され、裏面30Bには、図 示の形状の、信号用導体パターン32a、32b、およ びグランド用導体パターン33a、33bが形成されて 20 【図7】回路基板上にチップコンデンサとフェライトチ いる。表面30Aの各信号用導体パターン31a, 31 bと裏面30Bの各信号用導体パターン32a、33b は、回路基板30に穿設された各スルーホール34a。 3 4 b内に充填された導体により、互いに接続されてい る。回路基板30の表面30Aには、2つの信号用導体 パターン32a、32bに跨がるようにフェライトチッ プピーズ200が配置され、各電極25、26と各信号 用導体パターン32a、32bがそれぞれ半田接続され ている。また回路基板30の裏面30Bには、2つの信 **号用パターン32a. 32bと2つのグランド用導体パ 30 1.2.3.4,21,22,23 グリーンシート** ターン33a、33bに跨がるように2素子チップコン デンサ100が配置され、各電極7、8が各信号用導体 パターン32a、32bにそれぞれ半田接続されるとと もに、各電振9a、9bが各グランド用導体パターン3 3 a、33 bにそれぞれ半田接続されている。

【0013】図10は、図7~図9に示すように接続さ れたチップコンデンサ100とフェライトチップピーズ 200の等価回路図である。チップコンデンサ100に 内蔵された2つのコンデンサ素子10,11どうしの間 に、フェライトチップピーズ200に内蔵されたインダ 40 34a.34b スルーホール クタネ子27が配置され、全体としてパイ形フィルタ回 路が形成されている。

【0014】この実施例に示すように、回路基板30の

表面30Aと裏面30Bの対応する位置に、フェライト チップピーズ200とチップコンデンサ100を配置し てスルーホール34a, 34bで互いに接続したため、 コンデンサ2個とフェライトピーズ1個の3素子を回路 基板に配置する場合と比べ、コンデンサ1個分の実益ス ベースが不要であると共に、回路基板の表裏を利用しコ ンパクトにまとまったパイ形フィルタが形成される。 [0015]

【発明の効果】以上説明したように、本発明によれば、

【図面の簡単な説明】

【図1】図1は、2つのコンデンサ素子が内蔵されたチ ップコンデンサの各グリーンシートを示した図である。

【図2】 チップコンデンサの外観斜視図である。

【図3】チップコンデンサの等価回路図である。

【図4】フェライトチップピーズの各グリーンシートを 示した図である。

【図5】フェライトチップピーズの外観斜視図である。

【図6】フェライトチップピーズの等価回路図である。

ッップピーズを配置した状態を示す平面図である。

【図8】回路基板上にチップコンデンサとフェライトチ ッップピーズを配置した状態を示す傾面図である。

【図9】回路基板上にチップコンデンサとフェライトチ ッップピーズを配置した状態を示す裏面図である。

【図10】図7~図9に示すように接続されたチップコ ンデンサとフェライトチップピーズの等価回路図であ

【符号の説明】

- - 5, 6a, 6b, 24 内部電板
 - 7, 8, 9a, 9b, 25, 26 電極
 - 10.11 コンデンサ素子
 - 27 インダクタ素子
 - 30 阿路基板
 - 30A 回路基板の表面
 - 308 回路基板の裏面
 - 31a, 31b, 32a, 32b 信号用導体パターン
 - 33a, 33b グランド用導体パターン

 - 100 チップコンデンサ
 - 200 フェライトチップピーズ

【図6】

